楷登电子(美国Cadence公司)宣布,其全流程数字签核工具和Cadence 验证套装的优化工作已经发布,支持最新Arm Cortex-A75和Cortex-A55 CP,基于Arm DynamIQ技术的设计,及Arm Mali-G72 GPU,可广泛用于最新一代的高端移动应用、机器学习及消费电子类芯片。http://t.cn/RNrPNe1 ​

9月5日 13:22转发|评论

一年一度的Cadence全球用户大会CDNLive China于22日胜利在上海胜利落幕了,千人大Party,小伙伴们玩的开心吗?2017年,CDNLive大会做到了:超过1000位IC设计行业从业者、21家生态系统合作伙伴和赞助商、9大技术论坛和70个技术演讲!在此,特别鸣谢我们的全球赞助商们和生态系统合作伙伴,以及全球与我 ​

9月1日 12:14转发|评论

Yeah! 报名快满了哦~~

Arm官方微博 :占座咯,Arm&Cadence 联合技术研讨会@9月15日上海,来自Arm和@Cadence中国 的技术与产品专家将在此次研讨会上带来最新的Arm CPU、图像、IoT和汽车电子方面的创新,以及Cadence设计实现和验证的相关解决方案。座位有限,报名从速!http://t.cn/RNZ8abD

9月1日 12:00转发|评论

一年一度的Cadence全球用户大会CDNLive China 2017即将于8月22日在上海浦东嘉里大酒店举办。此千人大会将集聚Cadence的技术用户、开发者与业界专家,涵盖最完整的先进技术交流平台,从IP/SoC设计、验证仿真到封装和板级设计的全流程的技术分享。您也将有机会和开发Cadence工具的技术专家们面对面的直接 ​

7月28日 14:03转发|评论

楷登电子(美国 Cadence 公司)推出针对最新移动和家庭娱乐应用中SoC设计的Cadence® Tensilica HiFi 3z DSP IP内核 。其应用包括智能手机、AR/ 3D眼镜、数字电视和机顶盒等。比较在业界音频DSP内核发货量站主导地位的前一代产品HiFi 3 DSP ,新的HiFi 3z架构将可提供超过1.3倍的更强语音和音频处理性能 ​

7月26日 18:59转发|评论

楷登电子(美国Cadence公司)今日发布全新Cadence Virtuoso System Design Platform(Virtuoso系统设计平台),结合Cadence Virtuoso平台与Allegro及Sigrity技术,打造一个正式的、优化的自动协同设计与验证流程。多项跨平台技术的高度集成帮助设计工程师实现芯片、封装和电路板的同步和协同设计。这一 ​

6月12日 16:58转发|评论

楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版,引入高级形式化验证技术的JasperGold Superlint和Clock Domain Crossing (CDC)应用,以满足JasperGold形式验证技术在RTL设计领域的签核要求。较现有验证解决方案,Superlint和CDC应用提高了IP设计质量,后期RTL变更最高减少 ​

6月5日 13:37转发|评论

楷登电子(美国 Cadence 公司,NASDAQ: CDNS) 今日宣布其数字、签核与定制/模拟工具成功在三星电子公司7LPP和8LPP工艺技术上实现。较前代高阶工艺节点FinFET技术,7LPP和8LPP工艺技术不仅进一步优化了功耗、性能和面积特性,扩展能力也更为出色。目前,客户已经可以应用下一代技术开始早期设计。详情 ​

6月2日 16:21转发|评论

Cadence针对CCIX的IP和ARM CoreLink CMN-600互联技术一起,可以提供一个高性能多芯片连接的、可扩展的异构计算平台,为机器学习、网络处理等应用提供创新解决方案。[酷][酷]

Arm官方微博 :小伙伴们还记得CCIX(针对加速器的缓存一致性互联)联盟吗?近日,得益于Cadence发布的一系列CCIX IP,以及ARM CoreLink CMN-600互联技术,以后构建CCIX的产品就会更加容易啦[并不简单]http://t.cn/RScspV6 @Cadence中国

6月1日 13:25转发|评论

我刚刚开通了#粉丝服务平台#,马上关注我即可通过私信获取我的独家资讯和服务。已经关注我的粉丝,请发送私信“DY”给我,激活您的专属特权,一起感受一下吧... ​

5月31日 16:48转发|评论

Cadence Tensilica Vision C5 DSP IP,成功的将图像处理和神经网络硬件加速器“合二为一”,提高了图像处理效率的同时也简化了芯片架构;而业内已有的其他方案,则需要由控制、图像处理和神经网络硬件加速器三个分立功能模块组成,图像处理效率低,集成度不好。“牌好技术也好,胡牌分分钟吧!”

电子工程专辑 :神经网络技术当前正以“令人难以置信”的速度飞快演进。不仅每隔几个月就会诞生新的神经网络算法,而且在2012-2015年这短短的3年时间内,神经网络算法的复杂度也增加了16倍,远远超过摩尔定律的发展速度。【神经网络DSP市场凑齐一桌麻将,Cadence Tensilica一落座就准备听牌】http://t.cn/RadtEno

5月24日 09:46转发|评论

楷登电子正式公布业界首款独立完整的神经网络DSP —Cadence® Tensilica® Vision C5 DSP,面向对神经网络计算能力有极高要求的视觉设备、雷达/光学雷达和融合传感器等应用量身优化。针对车载、监控安防、无人机和移动/可穿戴设备应用,Vision C5 DSP 1TMAC/s的计算能力完全能够胜任所有神经网络的计算 ​

5月4日 16:21转发|评论

Cadence验证套件,助力您的设计验证!

电子工程专辑 :目前任何一颗28纳米以上的SoC,为了争取更快的上市时间,动辄需要的硬件工程师近200人,软件工程师则是近千人。如果再维持传统的芯片设计流程,可能既在资金上承受不起,在时间上也根本耽误不起。【Cadence向SoC和ASIC仿真验证市场扔出一对“王炸”】http://t.cn/Rahwc3r @麦克张迎辉

5月4日 13:11转发|评论

楷登电子宣布,凭借Cadence® ProtiumÔ S1 FPGA原型验证平台,晶晨半导体(Amlogic)成功缩短其多媒体系统级芯片(SoC)设计的上市时间。基于Protium S1平台,晶晨加速实现了软/硬件(HW/SW)集成流程,上市时间较传统软硬件集成工艺缩短 2 个月。详情请点击:http://t.cn/RXu37Ut ​

4月28日 15:26转发|评论

楷登电子(美国Cadence公司,NASDAQ: CDNS)正式发布针对7nm工艺的全新Virtuoso® 先进工艺节点平台。通过与采用7nm FinFET工艺的早期客户展开紧密合作,Cadence成功完成了Virtuoso定制设计平台的功能拓展,新平台能帮助客户管理由于先进工艺所导致的更复杂的设计以及特殊的工艺效应。新版Virtuoso先进 ​

4月19日 13:38转发|评论

当宙斯的儿子珀尔修斯割下美杜莎的头时,从美杜莎喷出的血中越出一匹俊美而带有双翼的飞马,后来这匹飞马让您的DRC性能提升了10倍 —— 楷登电子发布Pegasus™验证系统,该云计算(cloud-ready)大规模并行物理签核解决方案将助工程师缩短先进节点IC的上市时间。Pegasus可扩展至数百CPU,设计规则检查 ​

4月17日 10:37转发|评论

由万千工程师在线投票评选的“2017年度大中华IC设计成就奖”在上海揭晓,楷登电子(美国Cadence公司)在此次IC设计产业在线调查投票中获得最高票数,成为大中华区最受认可的EDA供应商,成功荣获“2017年度卓越表现EDA供应商”奖项。这已经是Cadence公司连续第5年获得此项殊荣。在此Cadence公司向所有客 ​

4月1日 14:17转发|评论

新闻新闻-Cadence在TSMC 7nm的工具和IP认证也已经ready了哦~楷登电子宣布与TSMC取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发 ​

3月30日 19:08转发|评论

Cadence数字与签核及定制/模拟电路仿真工具已获得TSMC为12FFC工艺设立的新版设计规则手册(DRM)认证,支持TSMC的全新12FFC工艺技术;流程设计工具包(PDK)也已发布,供客户下载。此外,Cadence专门开发设计库特征化工具流程,并为已经采纳12FFC工艺的客户开发全新IP。http://t.cn/R6N4QpW ​

3月30日 18:58转发|评论

Methods2Business(M2B)的全新Wi-Fi HaLow™ MAC IP搭载Cadence® Tensilica® Fusion F1 DSP。该可授权IP为智能家居、智能城市和工业应用领域的SoC量身打造,是采用电池供电传感器节点的理想解决方案。http://t.cn/RiDgiph ​

3月16日 17:19转发|评论