#IP与开发工具# Vitis 2019.2 将所有赛灵思软件工具集成在统一平台上,但 SDAccel 流并没有显著变化,现有项目在源代码上兼容新工具链,这使得迁移工作简单易行,不用修改就能直接获得统一软件平台提供的优势。今天介绍 DesignLinx 工程师撰写的项目迁移细节和实际操作技巧。http://t.cn/A6LMlB3L ​

11月23日 14:28转发|评论

#赛老大芯活动#​由于疫情,您是否错过了通常会在诸如 SPS 之类的行业展会上获得的赛灵思在工业方面的最新资讯?为了能让大家及时保持更新,12月3日,10:00-11:00。赛灵思将举办一场线上研讨会,以保证客户可以在家中或办公室随时随地都能及时获取最新的行业资讯和赛灵思的更新。本次研讨会将由赛灵思 ​

11月23日 10:15转发|评论

#IP与开发工具#因为许多开发者会将 GTH/GTY 收发器用于其自己的通信协议,但由于 UltraScale/UltraScale+ GTH/GTYTransceiver Wizard 不允许更改线速率设置,因此必须由收发器用户手动执行更改。今天就来介绍动态更改 UltraScale/UltraScale+ GTH/GTY 线速率的操作步骤。http://t.cn/A6UJKHV1 ​

11月20日 14:43转发|评论

#赛老大芯活动#​金融领域行情数据瞬息万变,如果能拥有更低的时延、更快的响应,那就意味着能精准地把握买卖机会和点位。因此“低时延”成为所有金融交易追求的核心目标之一。赛灵思发布了 Alveo 加速卡之后,更是为金融行业量身定制了具有突破性的创新解决方案,从而满足客户和监管机构的需求。本次 ​

11月20日 10:25转发|评论

http://t.cn/A6Glap43 ,记得参加哦~

赛灵思电子Xilinx #赛老大芯活动#【下一代安全设备和防火墙中可编程设备的重要性】11 月 19 日 | 10:00 – 11:00 准时开讲,报名戳下文!本次网络研讨会我们将着重介绍,为什么赛灵思可编程器件(FPGA)是下一代高性能防火墙设计的理想选择?赛灵思 FPGA 在处理数百万个流规则,以及部分卸载 L4-L7 安全功能的性能表现, ​

11月19日 08:53转发|评论

#思思大讲堂#就算硬盘再大也会受不了创建 vivado 工程时生成的大量文件,何况这还不利于 vivado 工程的 copy 和 github 上传等操作。今天教大家一个简单又实用的方法,将工程保存成 xxx.tcl,只保留 ip 、verilog/vhdl 和 xdc 等必要文件即可。快来看看演示视频究竟节省了多少空间吧! ​

11月18日 10:31转发|评论

医疗诊断更快更精确,距离不是事儿!芯片商,方案商,云大佬,跨界技术精英联手,让生活充满了无穷的可能,你还知道哪些故事? http://t.cn/A6GO1O6G ​

11月18日 09:56转发|评论

#思思大讲堂# RQA 能为设计提供评估得分,并提供有关后续步骤的指导信息,而 RQS 则可提供适用的改进措施的建议和策略。这两者会在设计中寻找故障点,然后评估设计是否有可能满足其设计目标。今天我们结合设计实例来演示如何在实现流程中将 RQA 与 RQS 结合使用。http://t.cn/A6UyP6pb ​

11月17日 10:12转发|评论

#赛老大芯活动#【下一代安全设备和防火墙中可编程设备的重要性】11 月 19 日 | 10:00 – 11:00 准时开讲,报名戳下文!本次网络研讨会我们将着重介绍,为什么赛灵思可编程器件(FPGA)是下一代高性能防火墙设计的理想选择?赛灵思 FPGA 在处理数百万个流规则,以及部分卸载 L4-L7 安全功能的性能表现, ​

11月16日 10:19转发|评论

#可编程加油站#Verilog 的语法对接口模块开发似乎并不友好,Xilinx推荐使用纯 bd 文件的方式来设计 FPGA 以减少 HDL 代码。由于 Vivado 对 System Verilog 的支持现在已经很好,资深达人猫叔还推荐了使用 System Verilog 来简化 FPGA 中接口的连接方式,入门快且便于连接多个模块。 ​

11月13日 14:30转发|评论

#赛老大解决方案#早安,打工人!#双十一#大家剁手了没?作为打工人的一员,最大的心愿便是剁手剁在关键处,花钱花在刀刃上!如何实现这个愿望,这里就不能不提国内 FPGA 应用开发企业雪湖科技,基于赛灵思 Alveo U200 加速器卡推出的“Wide and Deep”广告推荐算法加速解决方案了。出色的算法推荐系统 ​

11月13日 10:19转发|评论

#赛老大芯活动#​【赛灵思全新虚拟研讨会来啦!扫码立即报名~Xilinx Adapt China:5G】 想要了解 5G 行业最新趋势,以及赛灵思 T1 Telco 加速器卡、集成硬化 IP 的 Zynq RFSoC DFE 和 Versal AI Core 等最新 5G 产品与方案吗?赛灵思推出的全新虚拟研讨会啊,让您足不出户即可了解~ ​

11月12日 15:22转发|评论

#赛老大新闻# 号外!号外~赛灵思与三星电子有限公司推出三星 SmartSSD® 计算存储驱动器(CSD)。基于赛灵思 FPGA 的 SmartSSD CSD 是业界首款灵活应变的计算存储平台,能够提供数据密集型应用所需的性能、定制能力和可扩展能力。对于数据库管理、视频处理、人工智能层、复杂搜索和虚拟化等应用,SmartS ​

11月12日 10:06转发|评论

http://t.cn/A6GaL0fu

赛灵思电子Xilinx #赛老大芯活动#【研讨会来袭速度报名:如何用 Vitis 库加速基于 Alveo U50 的设计应用】11 月 12 日 | 10:00 – 11:00 准时开讲。本次直播,我们将为大家详细介绍 Vitis 加速库,讲解库的构成和分类,以及如何在 Vitis 开发环境及 Xilinx 硬件平台上分层应用最适合的 Vitis 加速库。本期课程将由赛灵思 ​

11月12日 09:14转发|评论

#赛老大新闻# 666,赛灵思又双叒获奖啦~11 月 5 日,致力于加速人工智能推断的赛灵思开发软件平台——Vitis AI,在全球电子工程领域知名媒体机构 ASPENCORE 主办的“2020 全球电子成就奖(World Electronics Achievement Awards,WEAA)”评选活动中,荣膺“2020 全球电子成就奖年度软件/工具”。 ​

11月11日 10:21转发|评论

#IP与开发工具#在 Vivado 中通常以 xdc 文件的方式进行时序约束,其实 Vivado 还提供了两种图形界面的方式帮我们进行时序约束,分别是时序约束编辑器和时序约束向导,两者都可以在综合或实现后的 Design 中打开。我们请猫叔为大家详细介绍这两款 Vivado 时序约束的辅助工具。http://t.cn/A6ycuyoW ​

11月9日 14:59转发|评论

#相约上海进博会#“剧透”来了~当赛灵思携手合作伙伴亮相第三届进博会,会擦出怎样火花!今天要给大家介绍的是宏景智驾的自动驾驶计算平台。该平台搭载了超强算力CPU,采用人工智能专属并行计算芯片平台(Zynq UltraScale+TM MPSoC)及汽车电子主流安全控制芯片,遵循 ISO26262 功能安全开发,获得了 I ​

11月8日 09:25转发|评论